Contrôle moteur multi-a-chip de l’unité de contrôle de l’a-puce

Recommandé pour :

  • Périphérique : Cyclone® V

  • Périphérique : Intel® MAX® 10

  • Quartus® : v15.0 - v17.0

author-image

Par

Aperçu

La conception de référence du moteur Intel drive-on-a-chip est un système de lecteur intégré sur un seul Cyclone® SoC V ou Intel® MAX® 10. La conception met en œuvre un contrôle foC (single- and multiaxis field-oriented control) prenant en charge le contrôle simultané d’un maximum de quatre rémanentes d’aimant permanents synchrones. La conception de référence présente un flux de conception centré sur le logiciel pour le contrôle moteur sur FPGAs. Il cible soit le système de processeur dur cortex*-A9 double bras, soit le processeur Nios® II à cœur souple comme hôte du système de lecteur intégré aux co-processeurs DSP et à l’IP clé de l’interface de contrôle moteur dans le FPGA. Cela démontre l’évolutivité rentable des modèles intégrés de disques sur puce des familles de Cyclone® d’Intel et constitue un excellent point de départ pour la conception de votre propre système de disque.

Fonctionnalités

  • Système logiciel complet fonctionnant sur le système de processeur dur cortex-A9 à double bras ou sur un processeur Nios II, effectuant un contrôle et une configuration de haut niveau (en plus de la fermeture des boucles de position et de vitesse du moteur)
  • Des implémentations FOC uniquement logicielles et à FPGA accélérées qui intègrent des boucles de position et de vitesse dans les logiciels avec une boucle de contrôle actuelle ultra-faible latence et hautes performances dans le FPGA en tant que coprocesseur DSP
  • Sous-système IP FOC optimisé et configurable par logiciel, personnalisable dans DSP Builder avec prise en charge des implémentations de précision à virgule fixe et flottante
  • Intègre des fonctions de contrôle moteur essentielles telles que la modulation de la largeur des pulsations de l’espace vectoriel (PWM), l’interface aDC De l’ADC De l’espace, l’interface l’ADC de l’adc de l’espace, et la logique de filtre, et les interfaces de encodeur de commentaires de position dans le FPGA, le tout sous le contrôle du logiciel

Configuration matérielle requise

  • Carte de contrôle à moteur Intel Multiaxis avec Cyclone kit de développement V ou kit de développement INK de Terasic

Exigences logicielles

Intel® Quartus® version 17.0 ou ultérieure du logiciel avec les fonctionnalités suivantes :

Schéma

La conception de référence, comme le montre la Figure 1, met en œuvre un algorithme FOC (Field-Oriented-Control) configurable par logiciel pour le contrôle simultané d’un maximum de deux aimants synchrones permanents intégrés à une interface de contrôle moteur (IP) clé.

Figure 1. Schéma de bloc de référence Drive-on-a-chip.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.