FPGA Cyclone® V et FPGA SoC

FPGA Cyclone® V E

Optimisé pour un coût système et une puissance réduits pour un large éventail d'applications logiques générales et DSP.

FPGA Cyclone® V GX

Optimisé pour le coût et la puissance les plus bas pour les applications d'émetteur-récepteur de 614 Mbit/s à 3,125 Gbit/s.

FPGA Cyclone® V GT

Un coût et une consommation parmi les plus bas sur le marché des FPGA pour les applications d'émetteur-récepteur 6,144 Gbit/s.

FPGA Cyclone® V SE

Système de processeur intégré ARM* Cortex*-A9 MPCore* optimisé pour un coût système et une puissance réduits pour un large éventail d'applications logiques générales et DSP.

FPGA Cyclone® V SX

Système de processeur intégré ARM* Cortex*-A9 MPCore* - Un coût et une consommation parmi les plus bas sur le marché des FPGA pour les applications d'émetteur-récepteur 6,144 Gbit/s.

FPGA Cyclone® V ST

Système de processeur embarqué ARM* Cortex*-A9 MPCore* - Un coût et une consommation parmi les plus bas sur le marché des FPGA pour les applications d'émetteur-récepteur 6,144 Gbit/s.

Conçu pour les applications à volume élevé et exigeant une bonne rentabilité

Avec le FPGA Cyclone® V, vous pouvez obtenir les niveaux de consommation, de coût et de performances dont vous avez besoin pour les applications à volume élevé, notamment le pontage de protocole, les commandes moteur, le convertisseur vidéo de diffusion et les cartes de capture, ainsi que les appareils portables. En savoir plus sur les avantages des FPGA Cyclone® V dans un grand choix de segments de marché.

SoC FPGA – Votre SoC personnalisable basé sur le processeur ARM*

Le FPGA SoC vous permet de réduire la consommation du système, le coût du système et l'espace carte en intégrant un HPS - composé de processeurs, de périphériques et de contrôleur de mémoire - avec la structure FPGA utilisant une dorsale d'interconnexion à large bande passante. La combinaison du HPS avec la structure FPGA basse consommation 28 nm d'Intel offre les performances et l'écosystème d'un processeur ARM* de classe application avec la flexibilité, le faible coût et la faible consommation d'énergie du FPGA Cyclone® V.

Réduction du coût total du système grâce à l'intégration

Comme les FPGA Cyclone® V intègrent une abondance de blocs de propriété intellectuelle (IP) matériels, vous pouvez différencier et optimiser les performances avec un coût global, une consommation et une durée de conception réduits. Les principaux blocs d'adresses IP matérielles incluent les éléments suivants :

• Contrôleurs de mémoire dure prenant en charge la SDRAM DDR3 400 MHz avec prise en charge optionnelle du code de correction d'erreur (ECC).
• PCI Express* (PCIe*) Gen2 avec prise en charge multifonction.
• Blocs de traitement numérique du signal (DSP) à précision variable.
• Processeur HPS double cœur ARM* Cortex*-A9 MPCore*.

Faible consommation d'énergie et faible coût du système à la pointe de l'industrie

• Jusqu'à 40 % de puissance totale en moins par rapport au FPGA Cyclone® IV GX.
• Émetteurs-récepteurs série à faible puissance avec une consommation électrique maximale de 88 mW par canal à 5 Gbit/s.
  
• Plus de 4 000 performances de traitement MIPS (référence Dhrystones 2.1) pour moins de 1,8 W (pour SoC FPGA).
• Consommation inférieure grâce à l'utilisation accrue de blocs IP durs.

Permettent également de réduire les coûts - le FPGA requiert uniquement deux tensions de régulateur de puissance et sont équipés de boîtiers de liaison filaire avec des options de petit facteur de forme.

HPS basé sur ARM*

Le Cyclone® V SoC FPGA HPS se compose d'un processeur double cœur ARM* Cortex*-A9 MPCore*, d'un riche ensemble de périphériques et d'un contrôleur de mémoire multiport partagé avec la logique dans le FPGA, vous offrant la flexibilité de la logique programmable et des économies de coûts de propriété intellectuelle matérielle (PI) grâce à :

• Processeur simple ou double cœur avec une fréquence maximale de 925 MHz.
• Grâce aux périphériques intégrés renforcés, il n'est plus nécessaire d'implémenter ces fonctions dans la logique programmable, ce qui laisse davantage de ressources FPGA pour la logique personnalisée spécifique à l'application et réduit la consommation d'énergie.
• Le contrôleur de mémoire multiport renforcé, partagé par le processeur et la logique FPGA, prend en charge les périphériques DDR2, DDR3 et LPDDR2 avec prise en charge intégrée du code de correction d'erreur (ECC) pour les applications haute fiabilité et critiques pour la sécurité.

Interconnexion à haut débit

Les chemins de données à haut débit entre le HPS et la structure FPGA offrent des performances d'interconnexion impossibles dans les solutions à deux puces. Cette intégration étroite offre :

• Plus de 100 Gbit/s de bande passante maximale.
• Cohérence des données intégrées.
• Économies d'énergie importantes du système grâce à l'élimination des chemins d'E/S externes entre le processeur et le FPGA.

Structure FPGA flexible

La structure logique FPGA vous permet de différencier votre système en implémentant une IP personnalisée ou une IP préconfigurée prête à l'emploi d'Intel ou de ses partenaires dans vos conceptions. Cela vous permet de :

• vous adapter rapidement aux normes d'interface et de protocole variables ou changeantes.
• ajouter du matériel personnalisé dans le FPGA pour accélérer les algorithmes critiques et créer un avantage concurrentiel convaincant.
• déployer rapidement un processeur ARM* personnalisé sans les coûts importants de conception, de vérification et d'ingénierie non récurrente (NRE) requis dans les ASIC.

L'architecture compte

Étant donné que le FPGA Cyclone® V SoC intègre de nombreux blocs IP durs, vous pouvez réduire le coût global, la consommation et le temps de conception de votre système. FPGA SoC est plus que la somme ou les parties de ses parties. La manière dont le processeur et les systèmes FPGA fonctionnent conjointement est très importante pour les performances, la fiabilité et la flexibilité de votre système. FPGA SoC Intel® sont conçus pour :

• préserver la flexibilité du démarrage du processeur ou de la séquence de configuration FPGA, la réponse du système à la réinitialisation du processeur et les interfaces mémoire indépendantes d'une solution à deux puces.
• maintenir l'intégrité et la fiabilité des données avec l' ECC intégré.
• protéger la mémoire DRAM partagée par le processeur et le FPGA avec une unité de protection de mémoire intégrée.
• activer le débogage au niveau du système avec le débogage adaptatif FPGA d'Intel pour une visibilité et un contrôle inégalés de l'ensemble de l'appareil.

Tous les FPGA SoC ne sont pas créés de manière égale. L'architecture compte

Découvrez comment choisir le bon FPGA SoC pour votre application à partir de notre vaste ensemble de ressources, notamment grâce à une courte série de vidéos de l'expert en processeurs Jim Turley.