DSP Builder for Intel® FPGAs
Présentation
Caractéristiques
Facilite l'utilisation
- Effectuez une migration de conception à bouton-poussoir vers le bloc DSP à virgule fixe et flottante renforcé des familles d’appareils Arria® 10, Stratix® 10 et Agilex™.
- Générez automatiquement des projets et des scripts de vérification pour le logiciel de conception Quartus® Prime, l’analyseur de synchronisation, le concepteur de plate-forme et l’édition Questa*-Intel® FPGA.
- Générez des tables d’utilisation des ressources pour vos conceptions sans avoir besoin d’une compilation Quartus® Prime.
Réduit le temps nécessaire à la réussite de la conception
- Effectuez des optimisations de synthèse de haut niveau, l’insertion et l’équilibrage automatiques de pipelines et le mappage matériel ciblé.
- Utilisez une contrainte d’horloge système spécifiée par le concepteur pour contrôler le pipeline automatique et le multiplexage/pliage par répartition dans le temps.
- Accédez à des FFT, des FIR hautement configurables et à des fonctions mathématiques avancées.
- Importez RTL dans votre environnement MathWorks MATLAB/Simulink pour la co-simulation et la génération de code.
- Créez des architectures personnalisées de processeurs d’unités logiques arithmétiques (ALU) à partir d’une conception à débit de données plat avec pliage ALU.
Démarrer
Ordre d’installation requis :
- MathWorks MATLAB et Simulink.
- Logiciel de conception Quartus® Prime.
- DSP Builder for Intel® FPGAs.
Étape 1
DSP Builder for Intel FPGAs nécessite le logiciel MathWorks. Découvrez comment ajouter votre licence DSP Builder à votre installation MATLAB.
Contactez MathWorks pour obtenir une licence logicielle d’essai de 30 jours.
Intégration d’outils
Simulink (Mathworks)
DSP Builder est interopérable avec d’autres blocksets Simulink. Vous pouvez utiliser le blockset Simulink de base pour créer des bancs de test interactifs qui vous permettent de comparer le comportement de votre conception DSP Builder avec un résultat de référence que vous fournissez.
Logiciels de conception Quartus® Prime
DSP Builder vous permet de créer des chemins de données DSP à grande vitesse et hautes performances avec insertion automatique de registres de pipeline. Vous utilisez ensuite le logiciel de conception Quartus Prime pour terminer le processus de synthèse et de localisation et de routage de votre appareil FPGA cible.
Platform Designer
DSP Builder crée une interface de conduit et un fichier de description de composant (hw.tcl) pour chaque conception. DSP Builder crée une interface mappée en mémoire uniquement si la conception contient des blocs d’interface ou des blocs de mémoire externes. DSP Builder peut également créer une interface Avalon® Streaming. Le fichier hw.tcl peut exposer le bus du processeur pour la connexion dans Platform Designer.
Logiciel Questa*-Intel® FPGA Edition
Si l’exécutable Questa est sur votre chemin, vous pouvez exécuter le simulateur Questa à partir de DSP Builder. Le flux automatique de banc de test génère et exécute un script de test qui vous permet de comparer les résultats de simulation Simulink avec la sortie du simulateur RTL qui simule le HDL généré.
Support
Documentation Support
Lisez la documentation DSP pour obtenir plus d’informations.
Assistance sur les licences
Obtenez des informations sur l’assistance sur les licences sur Intel® FPGA Centre d’assistance sur les licences.
Noyaux DSP IP
Parcourez les adresses IP DSP disponibles.
Autres ressources

Télécharger
Accédez à la suite complète d'outils de conception de FPGA Altera®.

Licence
Découvrez comment obtenir un fichier de licence, configurer une licence, résoudre les problèmes de licence ou modifier les informations relatives à la licence.
Acheter
Trouvez des distributeurs locaux qui peuvent vous aider à acheter des logiciels pour FPGA Altera®.

Formations
Cette page liste toutes les formations en ligne et animées par un intervenant actuellement disponibles.