Lorsque vous utilisez ALTLVDS_RX en mode PLL externe avec DPA activé dans les versions 12.1 et ultérieures du logiciel Quartus® II, vous recevrez une erreur dans Analyse et Synthèse comme indiqué ci-dessous :
Erreur : Le nœud de blocage DPA SERDES \'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3\' n’est pas correctement connecté sur le port \'DPACLKIN\'. Il doit être connecté à l’un des ports valides répertoriés ci-dessous.
Info: Peut être connecté au port PHOUT de arriav_pll_dpa_output WYSIWYG
Info: Peut être connecté au port OUTCLK de generic_pll WYSIWYG
Cela affecte les périphériques Arria® V et Stratix® V.
Modifiez votre conception lorsque vous utilisez la mégafonction ALTLVDS_RX en mode PLL externe avec DPA activé en téléchargeant ce document pratique et ce fichier example-project.zip.
Tout d’abord, vous devrez suivre les étapes d’implémentation de ALTLVDS_RX et ALTLVDS_TX en mode PLL externe, comme décrit dans la solution correspondante ci-dessous.