ID de l'article: 000074766 Type de contenu: Dépannage Dernière révision: 02/05/2016

Pourquoi ma sortie PLL présente-t-elle un déphasage incorrect dans l’analyseur de synchronisation TimeQuest ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® II, l’analyseur de synchronisation TimeQuest peut calculer un déphasage incorrect pour votre horloge de sortie PLL. Ce problème se produit dans les conceptions Arria® V, Cyclone® V et Stratix® V lorsque vous utilisez derive_pll_clocks avec un déphasage différent de zéro sur l’horloge de référence PLL.

    Résolution

    Pour contourner ce problème, effectuez l’une des actions suivantes :

    • Utilisez le paramètre de déphasage sur l’horloge de sortie au lieu du déphasage de l’horloge de référence dans votre PLL.
    • Contraindre les sorties PLL à l’aide de la create_generated_clock contrainte au lieu d’utiliser derive_pll_clocks.

    Articles apparentés

    Produits associés

    Cet article concerne 15 produits

    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GZ
    FPGA Stratix® V GS

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.