En raison d’un problème dans la version 14.0 du logiciel Quartus® II Intel® Arria® 10 FPGA Edition, il est possible que vous voyiez des violations de petites durées de conservation. Celles-ci se produisent en raison du routage rapide du périphérique Intel Arria 10.
Pour contourner ce problème, overconsformez l’exigence de maintien pendant l’adaptation de votre conception en ajoutant les contraintes suivantes à vos contraintes de conception Synopsys (. Fichier SDC) :
set quartus_exe $::TimeQuestInfo(nameofexecutable)
if { $quartus_exe == "quartus_fit" } {
informations de type post_message « Sur la contrainte »
set_clock_uncertainty 0.20 –add –hold –enable_same_physical_edge \
-from [get_clocks {clk}] –to [get_clocks {clk}]
}
Cela donne au monteur une exigence plus rigoureuse tout en utilisant la bonne condition de prise en main pour la synchronisation de connexion.
Cette contrainte ne doit être ajoutée qu’en cas de besoin plutôt que globalement et peut également être appliquée à des chemins spécifiques plutôt qu’à des domaines d’horloge entiers. Si cela ne résout pas vos violations de la durée de conservation, des valeurs plus élevées peuvent surconsoyrner les chemins de violation.