Il existe un problème connu lors de l’utilisation du contrôleur PLL Reconfig Intel® FPGA IP avec le Intel® FPGA IP ALTLVDS en mode PLL externe, dans la version 14.0 du logiciel Quartus® II lors de l’utilisation de périphériques Arria® V, Cyclone® V et Stratix® V.
Après avoir compilé et adapté la conception, vous trouverez peut-être que le cycle d’utilisation du compteur C1 signalé dans l’Analyseur de synchronisation ne correspond pas au calcul décrit dans la solution connexe pour un taux de données défini par l’utilisateur.
Pour contourner cette situation, le contrôleur de reconfiguration PLL doit être déconnecté de l’IP PLL externe qui pousse le Intel FPGA IP ALTLVDS.
Ce problème devrait être résolu dans une version ultérieure du logiciel Intel® Quartus®.