Il est possible que cette erreur se trouve dans le logiciel Quartus® II si vous utilisez une PLL pour tirer la fréquence d’horloge d’entrée vers la ALTTEMP_SENSE méga-fonction.
La fréquence d’entrée appliquée au capteur de température interne doit être inférieure ou égale à 1,0 MHz. Un diviseur d’horloge est disponible dans la ALTTEMP_SENSE fonction méga-fonction pour réduire votre horloge d’entrée pour répondre à cette exigence. Pour plus de détails, reportez-vous au Guide de l’utilisateur du capteur de température (ALTTEMP_SENSE) megafunction (PDF).
La nature d’arrondissement des paramètres de multiplication et de division de la PLL peut entraîner que l’horloge de sortie réelle n’est pas exacte. Si vous n’utilisez pas le diviseur d’horloge, la fréquence d’horloge résultante peut être supérieure à la fréquence requise de 1,0 MHz. Si vous utilisez le diviseur d’horloge, la fréquence d’horloge résultante peut être supérieure à 40,0 MHz ou 80,0 MHz, en fonction du paramètre utilisé pour le diviseur d’horloge.
Pour éviter cet avertissement, modifiez les paramètres de la PLL afin de rendre la fréquence de l’horloge de sortie de sortie inférieure ou égale à 1,0 MHz si vous n’utilisez pas le diviseur d’horloge. En cas d’utilisation du diviseur d’horloge, modifiez les paramètres de la PLL pour que la fréquence de l’horloge de sortie rémanente soit inférieure ou égale à 40,0 MHz ou 80,0 MHz, en fonction du paramètre utilisé pour le diviseur d’horloge.