Exemples de conception Verilog

Les exemples suivants fournissent des instructions d’implémentation des fonctions utilisant Verilog HDL. Pour plus d’informations sur l’assistance Verilog, reportez-vous à Intel® Quartus® Aide logicielle Prime.

Pour plus d’exemples de conceptions Verilog pour les appareils Intel, reportez-vous au chapitre des modèles de codage HDL recommandés dans les guides de l’utilisateur du logiciel Intel Quartus Prime. Vous pouvez également accéder aux exemples de HDL Verilog à partir des modèles linguistiques du logiciel Intel Quartus Prime.

Fonctions du processeur embarqué Verilog

• Exemple de conception de matériel de processeur rapide Nios® II

Fonctions de communication Verilog

• Conception de loopback POS-PHY LEVEL4 (SPI4.2) sur Stratix® carte de développement III/Stratix® IV

Fonctions arithmétiques Verilog

• Module d’extension/sous-secteur
• Arbre d’extension binaire
• Arbre d’extension de laternaire
• Compteur paramétré
• Compteur Denterr.
• Compteur gris

Fonctions de la mémoire Verilog

• RAM synchrone double horloge
• RAM synchrone mono-horloge
• RAM paramétrée avec des ports d’entrée et de sortie séparés
• Véritable RAM à deux ports avec une seule horloge
• RAM à port unique

Fonctions de bus et d’E/S Verilog

• Capacité d’E/S différentielle à haut débit
• Tri-State Instantiation
• Broche bidirectionnelle

Fonctions logiques Verilog

• Registre shift 1x64
• Registre Maj 8x64 avec prises
• Compteur avec réinitialisation asynchrone
• Machine d’état synchrone
• Modèles HDL Verilog pour les machines d’état

Fonctions De traitement numérique du signal (DSP) Verilog

• Modèle HDL Verilog permettant d’inférer des blocs DSP dans des Stratix III et IV FPGAs
• Réalisation d’un gain en en virgule flottante en bloc IFFT+FFT paire
• Rechargement coefficient pour compilateur FIR
• FFT avec 32K-Point de longueur de transformation
• Multiplicateur signé avec les E/S enregistrées
• Multiplicateur signé
• Multiplicateur non signé
• Accumulateur multipier non signé

Autres fonctions Verilog

• Créer une conception hiérarchique

Comment utiliser les exemples de Verilog HDL

Intel fournit des exemples de conception HDL Verilog en tant que fichiers exécutables téléchargeables ou affichés en texte dans votre navigateur Web. Sélectionnez le lien de fichier exécutable pour télécharger le fichier sur votre disque dur. Pour utiliser des exemples DE HDL Verilog affichés en texte dans votre logiciel Intel Quartus Prime, copiez et coller le texte à partir de votre navigateur Web dans l’éditeur de texte. Assurez-vous que le nom du fichier du fichier de conception HDL Verilog (.v) correspond au nom de l’entité dans l’exemple. Par exemple, si le nom de l’entité est myram, enregistrez le fichier sous myram.v.