VHDL : Multiplicateur signé

author-image

Par

Cet exemple décrit un multiplicateur signé 8 bits en VHDL. Les outils de synthèse détectent les conceptions multiplicateurs dans le code HDL et inférateur lpm_mult mégafunction.

Figure 1. Schéma multiplicateur signé de haut niveau.

Téléchargez les fichiers utilisés dans cet exemple :

L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Exampleet soumises .

Tableau 1. Liste des ports multiplicateurs signés

Description du type de nom de port
a[7:0], b[7:0] Entrée Entrées de données 8 bits sur l’unité multiplicateur
résultat[15:0] Sortie Sortie de données 16 bits de l’unité multiplicateur
Tout voir Voir moins

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.