VHDL : ROM à deux ports

author-image

By

Cet exemple décrit une ROM 256 bits x 8 bits à deux ports avec deux ports d’adresse pour les opérations de lecture en VHDL. Les outils de synthèse sont capables de détecter les conceptions de ROM dans le code HDL et d’inférer automatiquement l’altsyncram ou lpm_rom mégafunctions en fonction de l’architecture du périphérique cible.

Figure 1. Schéma de haut niveau de rom à deux ports.

Téléchargez les fichiers utilisés dans cet exemple :

L’utilisation de cette conception est régie par les conditions générales du contrat de licence Intel® Design Example.

Tableau 1. Liste des ports ROM à deux ports

Description du type de nom de port
addr_a[7:0], addr_b[7:0] Entrée Entrées d’adresse en lecture 8 bits pour les ports A et B
Clk Entrée Entrée d’horloge
q_a[7:0], q_b[7:0] Sortie Sorties de données 8 bits pour les ports A et B

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.