ID de l'article: 000092447 Type de contenu: Errata Dernière révision: 25/08/2023

Pourquoi l’exemple de conception du Intel® FPGA IP F-tile Interlaken ne fonctionne-t-il pas ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition, lors du test matériel de l’exemple de conception F-tile Interlaken Intel® FPGA IP, vous pouvez voir que le chemin principal de service de sysconsole_testbench.tcl n’est plus valide.

    Les erreurs suivantes peuvent se produire :

    % de la source sysconsole_testbench.tcl
    erreur : claim_service : chemin introuvable
    lors de l’exécution
    « claim_service maître $master_path mylib »
    (procédure « claim_master_path » ligne 15)
    Invoqué de l’intérieur
    « Source sysconsole_testbench.tcl »

    Résolution

    Pour contourner cette erreur, vous devrez peut-être suivre les étapes ci-dessous :

    • Remplacer « jtag_phy » par « jtag_master » dans la ligne suivante du sysconsole_testbench.tcl :

    if { [regexp .*jtag_phy* $master_name] } {

    • Après la modification, sourcez à nouveau le fichier sysconsole_testbench.tcl.

    Ce problème est résolu dans la version 22.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.