ID de l'article: 000091457 Type de contenu: Errata Dernière révision: 07/07/2022

Pourquoi la vignette R Avalon® de streaming Intel® FPGA IP pour PCI Express* ne reçoit-elle pas les paquets au niveau des transactions VirtIO ?

Environnement

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 22.1 du logiciel Intel® Quartus® Prime Pro Edition et les versions précédentes, le décodage de l’adresse du Avalon® Intel® FPGA IP de streaming R pour PCI Express* peut tomber en panne lors de la réception d’un paquet TLP (VirtIO Transaction Level Packet), ce qui risque d’ignorer le TLP.
 

Résolution

Ce problème est résolu à partir de la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.