ID de l'article: 000088789 Type de contenu: Messages d'erreur Dernière révision: 28/01/2023

Pourquoi obtenir une erreur dans Platform Designer pendant le processus Générer des HDL pour les systèmes qui incluent le contrôleur SDRAM DDR3 avec UniPHY Intel® FPGA IP cœur

Environnement

  • Intel® Quartus® Prime Standard Edition
  • Interfaces et contrôleurs de mémoire
  • Windows® 10 family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 21.1 du logiciel Intel® Quartus® Prime Standard Edition, il est possible que vous ne puissiez pas générer du HDL pour votre système Platform Designer dans le système d’exploitation (SE) Windows. Le problème peut survenir si votre système possède le contrôleur SDRAM DDR3 avec Intel® FPGA IP cœur UniPHY.

    Erreur : border : erreur lors de l’exécution du script generate_hps_sdram.tcl : seq : Erreur pendant l’exécution de « {C:/intelfpga/21.1/quartus/.. /nios2eds/Nios II Command Shell.bat} font tous les 2>> stderr.txt » : le processus enfant a été anormalement abandonné

    Résolution

    Pour contourner ce problème, téléchargez et installez le correctif suivant en fonction des versions de votre Intel® Quartus® logiciel Prime Standard Edition :

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Standard Edition.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.