ID de l'article: 000088304 Type de contenu: Messages d'erreur Dernière révision: 11/03/2023

Erreur interne : sous-système : AMM, fichier : /quartus/db/amm/amm_atom_mod_util_impl.cpp, ligne : 4631

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP LVDS SERDES
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez constater cette erreur interne lors de la compilation des conceptions ciblant les périphériques Intel Agilex® et comprenant le cœur Intel FPGA IP SERDES LVDS. L’erreur se produit lorsque plusieurs SERDES LVDS d’une banque d’E/S sont Intel FPGA IP cœurs avec différents signaux de réinitialisation connectés au bloc l’alignement de phase d’horloge (QUE L’alignement de la phase d’horloge).

    Résolution

    Pour contourner ce problème, utilisez un signal de réinitialisation pour tous les blocs BARRETTES se trouvant dans la même banque d’E/S.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.