ID de l'article: 000087835 Type de contenu: Compatibilité Dernière révision: 07/10/2021

La mémoire tampon d’horloge non LVPECL peut-elle générer l’entrée de l’horloge de référence E-Tile ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En utilisant E-tile, la résiliation de l’horloge de référence spécifie LVPECL, mais la norme d’E/S réelle utilisée varie en fonction de la mémoire tampon d’horloge utilisée. Par exemple, le kit de développement SIGNAL Integrity (SI) Intel® Stratix® 10 TX possède deux tampons d’horloge différents pour les horloges de référence E-Tile : Silicon Labs Si53311 utilise des LVDS tandis que Si5341 utilise une sortie différentielle personnalisée. La recommandation consiste à ce que la sortie de la mémoire tampon d’horloge réponde à la tension différentielle et aux exigences courantes de tension du mode dans la fiche technique Intel® Stratix® 10 périphériques :

Lien vers le tableau 68. Caractéristiques électriques de l’horloge de référence E-Tile LVPECL DC

Résolution

Les directives de la fiche technique des périphériques Intel® Stratix® 10 et du Guide de l’utilisateur de l’émetteur-récepteur E-Tile PHY sont applicables même si une norme D’E/S non LVPECL est utilisée. Observez les exigences de tension et incluez les paramètres QSF.

Produits associés

Cet article concerne 3 produits

FPGA Intel® Stratix® 10 DX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.