ID de l'article: 000087042 Type de contenu: Dépannage Dernière révision: 20/05/2015

Certaines variations de faible latence du cœur IP 40-100 GbE de 100 GbE ont une bande passante inférieure à celle prévue en raison d’une valeur incorrecte dans le registre IPG_COL_REM

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le registre des IPG_COL_REM de cœur IP à faible latence 40-100 GbE à l'0x406 de décalage devrait avoir la valeur de 20 deci gbe dans les variantes 100GbE et la valeur de 4 decils dans les variations 40 GbE. Cependant, le ll Le cœur IP 40-100GbE v14.1 définit ce registre à la valeur de 4 en Variantes 100GbE.

    Ce problème s’applique à tous les cœurs IP LL 100GbE pour lesquels vous spécifier un vide inter-paquets dans l’éditeur de paramètres LL 40-100GbE.

    Ce problème réduit la bande passante du cœur IP LL 100 GbE.

    Résolution

    Pour contourner ce problème et corriger le fossé interpacket , écrivez la valeur de 20 deciregistrant dans le registre IPG_COL_REM dans votre variation de cœur IP LL 100GbE.

    Ce problème est résolu dans la version 15.0 de la faible latence 40- et cœur IP Ethernet MAC et PHY 100 Gbit/s.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.