Problème critique
Descriptif
Pour les conceptions utilisant le séquenceur Nios II, la simulation peut tomber en panne lors de la génération de la sortie VHDL.
Résolution
Pour contourner ce problème, vous devez modifier manuellement certains fichiers :
- Recherchez trois fichiers .vhd avec
noms de fichiers commençant par une chaîne similaire à celle suivante :
dut_dut_e0_if0_p0_qsys_sequencer_cpu_inst_jtag_debug_moduleoù is le nom que vous avez spécifié pour votre projet. - Ouvrez chacun des trois fichiers dans un éditeur de texte et ajoutez
les deux lignes suivantes au début de chaque fichier :
library altera_mf; use altera_mf.altera_mf_components.all;