ID de l'article: 000086992 Type de contenu: Dépannage Dernière révision: 19/04/2017

Guide de l’utilisateur du guide de l’utilisateur de la fonction RapidIO MegaCore, instructions testbench pour ModelSim nécessitant une modification

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour RapiDIO (IDLE1 jusqu'à 5.0 Gbaud)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le Guide de l’utilisateur de la fonction RapidIO MegaCore comprend des instructions pour exécuter le testbench de démonstration et simuler dans les graphiques mentor Simulateur ModelSim. Pour simuler correctement ce testbench dans le Simulateur ModelSim, vous devez utiliser la commande ld-debug pour veillez à ce que les informations pertinentes ne soient pas compilées par le simulateur. Cependant ces instructions spécifient de manière erronée que vous devez utiliser la commande ld .

    Si vous implémentez les instructions dans le guide de l’utilisateur sans modifier la commande ld, la simulation ModelSim peut tomber en panne et s’afficher le message d’erreur « Optimisation a échoué. Conception de chargement d’erreurs ».

    Résolution

    Pour contourner ce problème, remplacez la commande par la commande dans les instructions que ld ld-debug le guide de l’utilisateur fournit pour simuler le testbench dans le simulateur ModelSim.

    Ce problème est résolu dans la version 17.0 du Guide de l’utilisateur du cœur IP de RapidIO.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.