En raison d’un problème dans la version 18.1 et antérieure du logiciel Intel® Quartus® Prime Standard Edition, vous pouvez voir le message d’avertissement ci-dessus au stade du fitter si vous utilisez la commande write_sdc -expand .sdc dans l’Analyseur de synchronisation® Intel. Ce problème se produit si vous avez l’Intel® Max® 10 LVDS doux Intel® FPGA IP dans votre conception.
Pour contourner ce problème, modifiez la phase create_generated_clock de .sdc avec les éléments suivants :
De -phase -90/1 modifier à -phase [expr -90/1]
Ce problème est résolu à partir de la version 19.1 du logiciel Intel® Quartus® Prime Standard Edition.