ID de l'article: 000086232 Type de contenu: Dépannage Dernière révision: 12/09/2013

Pourquoi le kit d’outils EMIF génère-t-il un rapport vierge lors du masquage d’un grade ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans la version 13.0 du logiciel Quartus® II et les versions ultérieures, le kit d’outils EMIF peut générer un rapport vierge lors du masquage d’un grade et d’un rectors.
    Résolution

    La solution de contournement consiste à utiliser le kit d’outils EMIF sans masquer de grade.

    Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 20 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Arria® II GZ
    FPGA Stratix® III
    FPGA Stratix® II GX
    FPGA Stratix® II GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® IV E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.