ID de l'article: 000086200 Type de contenu: Messages d'erreur Dernière révision: 11/09/2012

Erreur : Erreur de cession : la largeur de l’inclk source dans la déclaration du signal doit correspondre à la largeur du résultat

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Bien que le Quartus® La version 2.0 du logiciel II limite correctement APEX™ Ii périphérique PLL fréquences d’entrée à 420 MHz, le logiciel place incorrectement cette même restriction sur les horloges d’entrée différentielles à haut débit (LVDS, LVPECL et HyperTransport™). APEX II prennent en charge les horloges d’entrée LVDS jusqu’à 500 MHz, comme indiqué dans la solution, Quelle est la fréquence d’horloge d’entrée différentielle maximale à haut débit (LVDS, LVPECL et technologie HyperTransport) qui APEX les périphériques II ?

    Ce problème a été résolu dans la version 2.1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.