ID de l'article: 000085980 Type de contenu: Information et documentation de produit Dernière révision: 11/09/2012

Comment déterminer la plage dynamique (plage de verrouillage) de mon PLL ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Chaque PLL possède une limite de fréquence d’entrée minimale et une limite maximale de fréquence d’entrée qu’elle peut atteindre, compte tenu des paramètres configurés. Ceux-ci sont répertoriés dans le rapport de compilation Quartus® II - Fitter - Section de ressources - Résumé PLL. Les valeurs de verrouillage Freq min et Freq max montrent la plage dynamique de l’horloge d’entrée PLL. L’horloge de sortie suit l’horloge d’entrée en fonction des paramètres du compteur PLL. La modification de la fréquence d’entrée peut entraîner la perte de verrouillage du PLL, mais tant que l’horloge d’entrée reste dans les spécifications de la fréquence minimale et maximale, la PLL sera en mesure d’atteindre le verrou.

    Articles apparentés

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.