ID de l'article: 000085963 Type de contenu: Information et documentation de produit Dernière révision: 13/04/2014

Comment programmer les chaînes de retard dynamiques d’E/S en utilisant la mégafunction ALTIOBUF dans les périphériques Stratix V, Arria V et Cyclone V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Suivez ces instructions pour programmer les chaînes de retard dynamiques d’E/S en utilisant la mégafunction ALTIOBUF dans les périphériques Stratix® V, Arria® V et Cyclone® V.

Chaque transaction de retard programmable IOE nécessite 40 cycles d’horloge avec io_config_clkena revendiqué. Le LSB doit être votre premier bit (io_config_datain[0]) au début de votre transaction. Vous pouvez trouver les informations sur le format binaire pour chaque famille de périphériques dans leGuide de l’utilisateur ALTDQ_DQS2 Megafunction (PDF). Utilisez le tableau 4-1 pour les périphériques Stratix V, le tableau 4-3 pour les périphériques Arria V et Cyclone V. Chaque retard programmable IOE est de 6 bits.  Les bits réservés doivent être définis sur zéro. L’io_config_update doit être revendiquée après le cycle de 40e horloge.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.