Suivez ces instructions pour programmer les chaînes de retard dynamiques d’E/S en utilisant la mégafunction ALTIOBUF dans les périphériques Stratix® V, Arria® V et Cyclone® V.
Chaque transaction de retard programmable IOE nécessite 40 cycles d’horloge avec io_config_clkena revendiqué. Le LSB doit être votre premier bit (io_config_datain[0]) au début de votre transaction. Vous pouvez trouver les informations sur le format binaire pour chaque famille de périphériques dans leGuide de l’utilisateur ALTDQ_DQS2 Megafunction (PDF). Utilisez le tableau 4-1 pour les périphériques Stratix V, le tableau 4-3 pour les périphériques Arria V et Cyclone V. Chaque retard programmable IOE est de 6 bits. Les bits réservés doivent être définis sur zéro. L’io_config_update doit être revendiquée après le cycle de 40e horloge.