ID de l'article: 000085922 Type de contenu: Dépannage Dernière révision: 20/01/2016

Pourquoi mon Altera IP dure pour PCI Express n’entre-t-elle pas dans le loopback de conformité en mode 3e génération ?

Environnement

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Le Altera® cœur IP dur pour PCI® Express n’entre pas en mode de boucing de conformité à des débits Gen3 si la conformité reçoit un bit dans l’espace de configuration du registre, n’a pas été définie par le maître du loopback.
    Résolution Pour se conformer aux spécifications PCI Express, assurez-vous que votre maître de boucle définit le bit de conformité correctement.

    Articles apparentés

    Produits associés

    Cet article concerne 7 produits

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Intel® Arria® 10 GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.