ID de l'article: 000085871 Type de contenu: Messages d'erreur Dernière révision: 01/11/2017

Erreur (129001) : port d’entrée CLK d’atom « ALTDDIO_OUT_component|auto_generated|ddio_outa[0] », un twentynm_ddio_out, n’est pas connecté lentement et/ou configuré

Environnement

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous voyiez cette erreur lors de la compilation d’une conception contenant une instanciation d’un altddio_out ou d’un altddio_in que vous visant sur le Intel® Arria® 10, le Intel Cyclone® le 10 GX ou le Intel Stratix® de la famille d’appareils 10.

     

     

    Résolution

    Cette erreur se produit alors que les altddio_out et les altddio_in les pendants ne sont pas conçus pour être utilisés avec ces familles de périphériques.

    Utilisez le Altera cœur IP GPIO au lieu des familles de altddio_out et de altddio_in pour les appareils Intel® Arria® 10, 10® Intel Cyclone 10 GX ou Intel Stratix® 10.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Cyclone® 10 GX
    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.