ID de l'article: 000085793 Type de contenu: Messages d'erreur Dernière révision: 01/12/2012

Erreur lors de la simulation d’une DDR3 avec PingAis PHY À l’aide de VHDL et ModelSim

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits DDR3.

    Une erreur de simulation peut se produire lorsque vous simulez un taux trimestriel Conception DDR3 en utilisant VHDL et ModelSim, avec Ping Pas de PHY activé et le mode d’étalonnage défini sur Quick ou Full.

    Résolution

    La solution à ce problème est de faire une des solutions suivantes : définissez le mode d’étalonnage sur Skip ; utilisez Verilog au lieu de VHDL ; Ou utiliser un autre simulateur.

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.