Problème critique
Descriptif
Impossible de respecter la synchronisation des périphériques Stratix IV avec le 100GbE Cœur MAC et PHY IP.
Résolution
Ce problème est résolu dans la version 12.1 du logiciel Quartus de cœur IP.
Pour la version 12.0 du cœur IP, améliorer les marges de synchronisation pour les conceptions Stratix IV, vous devrez peut-être sur-limiter les Horloges MAC.
Reportez-vous aux affectations dans les fichiers .sdc des projets alt_eth_100g emballages. Par exemple, la cession de la alt_e100_siv.sdc est :
if { $::TimeQuestInfo(nameofexecutable) == "quartus_fit"}
{
create_clock -name {clk_din} -period "360.00 MHz" [get_ports
{clk_din}]
create_clock -name {clk_dout} -period "360.00 MHz" [get_ports {clk_dout}]
} else {
create_clock -name {clk_din} -period "315.00 MHz" [get_ports
{clk_din}]
create_clock -name {clk_dout} -period "315.00 MHz" [get_ports {clk_dout}]
}
Cette affectation force le fitter à tenter de pousser vers le 360 MHz, tandis que l’analyse statique du timing vérifiera contre 315 MHz pour les horloges MAC.