ID de l'article: 000085680 Type de contenu: Dépannage Dernière révision: 05/02/2013

Les MLA peuvent-ils assurer des largeurs de données mixtes via l’émulation via le logiciel Quartus II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, les implémentations à largeur mixte ne sont pas prises en charge pour les MLA.

Page 4-6 de la page 4 Manuel du périphérique Stratix® III indique incorrectement que les MLA peuvent prend en charge des largeurs de données mixtes grâce à l’émulation via le logiciel Quartus II. Également à la page 4-10, il indique de manière incorrecte que le logiciel Quartus® II peut implémenter des mémoires à largeur mixte dans les MLABs en utilisant plusieurs MLAB.

Si vous génèrez un FIFO à largeur mixte dans les MLA, le message d’erreur suivant est généré :

Error: Cannot use Write port width with Read port width in DCFIFO megafunction. The width ratio should be a power of 2.

Error: Assertion error: Valid clear box generator not found or Errors encountered during clear box generation

Error: Can't elaborate user hierarchy

This problem is scheduled to be fixed in a future version of the documentation.

Articles apparentés

Produits associés

Cet article concerne 1 produits

FPGA Stratix® III

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.