Vous pouvez rencontrer ce problème lors de l’utilisation du composant UART (RS-232 Serial Port) dans une conception Qsys avec Quartus® II version 11.0 du logiciel. Cela peut entraîner que l’UART ne se synchronise pas ou ne communique pas avec l’autre extrémité.
Pour contourner ce problème, calculez la divisor_constant correcte, en répartissant la fréquence d’horloge d’entrée UART attribuée à l’UART, en fonction de la fréquence Ité attribuée (les que l’on a attribuées aux 2dm), puis vérifiez que cette valeur est attribuée à la divor_constant simulation varible dans le fichier Qsys généré _uart_0. Si nécessaire, modifiez la valeur attribuée pour correspondre à votre calcul.
Par exemple, l’horloge d’entrée de l’UART Qsys est de 83 MHz. Le taux Égale attribué ( Égales) = 115200. Le diviseurs doit être 83 000 000 /115200 = 720. Lors de la vérification de cette valeur dans le fichier _uart_0, vous trouvez les lignes de code suivantes :
translate_on de synthèse
synthèse read_comments_as_HDL activé
attribuer divisor_constant = 434 ;
synthèse read_comments_as_HDL désactivée
Modifier le divor_constant = 720 comme indiqué ci-dessous.
attribuer divisor_constant = 720 ;
Ce problème est résolu dans la version 11.0 SP1 du logiciel Quartus II.