ID de l'article: 000085605 Type de contenu: Dépannage Dernière révision: 30/08/2012

Existe-t-il des problèmes connus concernant le fichier des contraintes de synchronisation pour le cœur IP v10.0 CPRI ?

Environnement

  • CPRI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui.Veuillez supprimer les contraintes suivantes sur les chemins PCS-PCD Rx dans le fichier SDC généré par le cœur IP CPRI :

    set_multicycle_path -de [get_clocks {*receive_pcs0|recoveredclk rxclk_div4 rxclk_div2}] à [get_clocks rxclk] -setup -end 2
    set_multicycle_path -de [get_clocks {*receive_pcs0|recoveredclk rxclk_div4 rxclk_div2}] -à [get_clocks rxclk] -hold -end 2

    Ajoutez ensuite la contrainte suivante dans le fichier SDC généré par le cœur IP CPRI :
    Si {$::quartus (nomeofexechargeable) == « quartus_fit » } {
    set_min_delay (de {*wire_receive_pcs0_dataoutfull*} à {*|buf_wr_data*} 1,500
    }

    Dans le cœur IP v10.1 du CPRI, nous avons éliminé toutes les contraintes multi-cycle du fichier SDC et résolu le code RTL avec le fichier SDC mis à jour.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.