ID de l'article: 000085555 Type de contenu: Dépannage Dernière révision: 01/04/2015

Configuration via l’implémentation du protocole (CvP) dans Altera Guide de l’utilisateur : Document connu Problème connu

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Numéro 285006 : Chapitre 3 Topologies CvP, version 2015.01.12

Les figures 3-1, 3-2, 3-3, 3-4 et 3-5 montrent les numéros de résistance de tirage pour nSTATUS, nCONFIG, CONFDONE et CvP_CONFDONE comme 10kw, mais ceux-ci devraient être de 10k Ohm.

Résolution

Ce problème serait résolu dans la prochaine version du document.

Produits associés

Cet article concerne 13 produits

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.