ID de l'article: 000085480 Type de contenu: Dépannage Dernière révision: 13/06/2014

Pourquoi observe-t-je les erreurs de lecture avec l’IP de mon contrôleur mémoire UniPHY après avoir migré l’IP vers une version différente du logiciel Quartus II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous devez exécuter le script pin_assignment.tcl après avoir migré l’IP du contrôleur mémoire UniPHY vers une version différente du logiciel Quartus® II. Les dernières versions du logiciel Quartus II peuvent introduire des affectations supplémentaires. Sans ces affectations, l’IP du contrôleur mémoire UniPHY peut ne pas fonctionner correctement.

     

     

    Résolution

     

    Produits associés

    Cet article concerne 15 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.