ID de l'article: 000085373 Type de contenu: Dépannage Dernière révision: 14/02/2012

Les conceptions avec code de correction d’erreur (ECC) ne fonctionnent pas après la réinitialisation ultérieure

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Certains modèles sont basés sur ALTMEMPHY, DDR2 ou DDR3 SDRAM contrôleurs hautes performances ne fonctionnent pas avec l’erreur Enable (Activer l’erreur) L’option Détection et logique de correction est activée.

Ce problème affecte tous les modèles qui utilisent DDR, DDR2 ou DDR3 Contrôleurs hautes performances SDRAM avec la détection d’erreur Enable (Activer la détection des erreurs) et l’option Logique de correction activée.

Votre conception ne fonctionne pas correctement dans la simulation et matériel après la réinitialisation subséquente.

Résolution

Aucun.

Ce problème sera résolu dans une version ultérieure.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.