ID de l'article: 000085363 Type de contenu: Dépannage Dernière révision: 04/06/2013

Quels sont les mappages en bits actifs des bus rx_parallel_data et tx_parallel_data natifs lorsque l’interface « Activer l’interface de données simplifiée » est désactivée pour les périphériques émetteurs-récepteurs Stratix V, Arria V et Cy...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les mappages en bits actifs des bus PHY natifs rx_parallel_data et tx_parallel_data lorsque l’option « Activer l’interface de données simplifiée » est désactivée pour les périphériques d’émetteur-récepteur Stratix® V, Arria® V et Cyclone® V est répertoriée dans le volet message de l’émetteur-récepteur Native PHY Megawizard™.

 

Produits associés

Cet article concerne 13 produits

FPGA Stratix® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA et FPGA SoC Arria® V
FPGA Arria® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.