ID de l'article: 000085128 Type de contenu: Dépannage Dernière révision: 17/08/2012

Y a-t-il des conditions dans lesquelles l’émetteur-récepteur CMU PLL peut ne pas se verrouiller après la reconfiguration CMU PLL dans les périphériques Stratix IV GX/GT, HardCopy IV GX et Arria II GX/GZ ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, il est possible que l’émetteur-récepteur CMU PLL ne verrouille pas les périphériques Stratix® IV GX/GT, HardCopy® IV GX et Arria® II GX/GZ après la configuration dynamique CMU PLL dans le cas d’angle spécifique suivant.

  • Utiliser des broches REFCLK non dédiées pour horloger le CMU PLL
    • Broches REFCLK de l’extérieur du bloc émetteur-récepteur via une ligne ITB
    • Ports de sortie de l’horloge des GPL gauches/droites (PLL en cascade)
    • Broches d’entrée CLK dédiées via le réseau GCLK

Et

  • Câblage dur du port ALTGX_RECONFIG MegaWizard® reconfig_mode_sel à une valeur fixe de 3'b100 (mode de reconfiguration PLL CMU).

Ce problème n’est pas visible dans la simulation.

Ce problème est présent dans toutes les versions du logiciel Quartus® II jusqu’à Quartus II 10.1 et y compris.

Pour corriger ce problème, vous devez installer la version 10-1-SP1 du logiciel Quartus II et vous prétentifier du composant ALTGX_RECONFIG Megawizard.

Produits associés

Cet article concerne 5 produits

Périphériques ASIC HardCopy™ IV GX
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® II GT
FPGA Stratix® II GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.