ID de l'article: 000085093 Type de contenu: Dépannage Dernière révision: 16/02/2015

Quand l’IP PFL (Parallel Flash Loader) affirme-t-elle le signal flash_nreset ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le signal flash_nreset sera signalé dans l’un des cas suivants :

(1) Le périphérique avec la conception PFL est alimenté ou configuré.
(2) Le signal d’entrée pfl_nreset est revendiqué.
(3) Lorsque Quartus® programmateur II est utilisé pour programmer la mémoire Flash, si le mode de programmation PFL est activé.

Si vous souhaitez faire valoir flash_nreset, réinitialisez le PFL à l’aide de pfl_nreset.

Produits associés

Cet article concerne 12 produits

FPGA Stratix® V
FPGA Stratix® IV
FPGA Stratix® III
FPGA Intel® MAX® 10
CPLD MAX® V
CPLD MAX® II
FPGA et FPGA SoC Cyclone® V
FPGA Cyclone® IV
FPGA Cyclone® III
FPGA et FPGA SoC Intel® Arria® 10
FPGA et FPGA SoC Arria® V
FPGA Arria® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.