ID de l'article: 000085061 Type de contenu: Dépannage Dernière révision: 29/06/2014

Pourquoi X est-il affiché sur le reconfig_to_xcvr et sur les reconfig_from_xcvr bus entre mon contrôleur de reconfiguration et les PHY d’émetteur-récepteur dans une simulation de périphériques d’émetteur-récepteur Stratix V, Arria V et Cycl...

Environnement

  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    X s’affiche sur certaines bits des bus reconfig_to_xcvr et reconfig_from_xcvr entre le contrôleur de reconfiguration et les PHY d’émetteur-récepteur dans une simulation de Stratix® V, Arria® V et Cyclone® V. Ces bits sont réservés à une utilisation future et peuvent être ignorés en toute sécurité.

    Si toutes les lignes reconfig_to_xcvr ou reconfig_from_xcvr affichent X n’est pas normale et la connectivité doit être cochée entre le contrôleur de reconfiguration et le PHY de l’émetteur-récepteur, ainsi que des horloges et des réinitialisations pour s’assurer que le fonctionnement est correct.

    Produits associés

    Cet article concerne 10 produits

    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V GT
    FPGA SoC Arria® V SX
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.