ID de l'article: 000084734 Type de contenu: Dépannage Dernière révision: 30/06/2014

Existe-t-il des problèmes connus concernant l’intégrité du signal Tx de l’émetteur-récepteur qui peuvent augmenter le beR sur Stratix® les périphériques de production de silicium V GX ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® Stratix® 10 IP PHY Lite pour interfaces parallèles
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, en raison d’un bogue dans les versions 12.0, 12.0SP1 et 12.0SP2 du logiciel Quartus® II, il est possible que vous voyiez un problème régulier sur les broches Tx de l’émetteur-récepteur des périphériques de production Stratix® V GX.

    Le problème produira une augmentation du jitter Tx, ce qui peut entraîner un taux d’erreur bit (BER) légèrement plus élevé.

    Résolution

    Pour résoudre ce problème, installez le correctif approprié ci-dessous.

    Correctifs pour le logiciel Quartus® II version 12.0 dp2

    Correctifs pour le logiciel Quartus® II version 12.0 dp3

    Correctifs pour le logiciel Quartus® II version 12.0 SP1

    Correctifs pour le logiciel Quartus® II version 12.0 SP2

    Après l’installation du correctif, décomplexez votre système PHY et/ou QSYS de l’émetteur-récepteur et recompilez votre projet.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® V GX
    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.