ID de l'article: 000084678 Type de contenu: Dépannage Dernière révision: 20/05/2013

Quelle est la fréquence prise en charge par les scanclk et les mgmt_clk pour les mégafunctions Altera_PLL et Altera_PLL_RECONFIG ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif La fréquence prise en charge par les scanclk et les mgmt_clk utilisée par les mégafunctions Altera_PLL et Altera_PLL_RECONFIG est définie par fDYCONFIGCLK dans la fiche technique de l’appareil correspondante.

fDYCONFIGCLK est l’horloge de configuration dynamique.

Articles apparentés

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.