ID de l'article: 000084664 Type de contenu: Dépannage Dernière révision: 17/04/2013

Quelle est la largeur d’impulsion minimale pour les réinitialisations à froid et à chaud du système de processeur dur (nPOR, nRST) dans les périphériques Cyclone V ?

Environnement

  • Réinitialiser
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif La largeur minimale d’impulsion pour les réinitialisations à froid et à chaud du système de processeur dur (nPOR, nRST) est de 6 cycles d’horloge oscilator 1 (osc1) sur les périphériques Cyclone® V. La plage d’horloges osc1 est de 10 à 50 MHz.
    Résolution Ces informations seront ajoutées à la prochaine version du manuel Cyclone V.

    Produits associés

    Cet article concerne 2 produits

    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.