Problème critique
Descriptif
Lorsque vous spécifiez la sortie VHDL pour les contrôleurs SDRAM DDR2 et DDR3 avec UniPHY, le contrôleur QDR II et le contrôleur SRAM QDR II avec UniPHY, ou le contrôleur RLDRAM II avec UniPHY, et essayez de simuler à l’aide de NativeLink, NativeLink échoue et signale qu’il ne peut pas trouver le fichier <design_name>.vho in le répertoire de haut niveau.
Résolution
La solution à ce problème est de ne pas utiliser NativeLink pour simulations de conceptions VHDL, mais pour installer la simulation manuellement à la place.