ID de l'article: 000084233 Type de contenu: Dépannage Dernière révision: 26/01/2016

Pourquoi les interfaces de mémoire externe Intel® Arria® 10 FPGA IP restent-elles réinitialisées au cours de la deuxième simulation RTL lorsqu’elles utilisent le PHY abstrait ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Réinitialiser
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans l’onglet Diagnostics de l’éditeur de paramètres IP des interfaces de mémoire externe Intel® Arria® 10 FPGA, l’option PHY abstraite peut être sélectionnée pour accélérer la simulation RTL des interfaces de mémoire externe Intel® Arria® 10 FPGA IP.

    Lors de la première exécution de simulation, le fichier altera_emif_nios_force_abphy.sv est mis à jour avec des forces de signal pour mettre en œuvre le calibrage PHY.

    Résolution

    Une fois la première exécution de simulation terminée, vous devez recompiler le fichieret de simulation avant de ré-exécuter la simulation.

    Si vous ne recompilez pas le fichier avant d’exécuter la simulation, le PHY restera en réinitialisation même s’il s’agit d’un signal d’entrée global_reset_n qui a été revendiqué.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.