ID de l'article: 000084123 Type de contenu: Information et documentation de produit Dernière révision: 04/06/2014

Comment puis-je résoudre les problèmes connus pour les conceptions ciblant les périphériques IV Stratix® dans la version 9.0 du logiciel Quartus® II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si vous utilisez des périphériques Stratix® IV, téléchargez et installez le correctif 0.21 du logiciel Quartus® II 9.0 pour résoudre plusieurs problèmes logiciels connus. Recompilez votre conception avec le logiciel corrigé et reconfigurez votre appareil avec le nouveau fichier de programmation.

    Le patch 0.21 incorpore les correctifs des correctifs 0.03, 0.08 et 0.13 de Quartus II 9.0. Si vous utilisez l’un de ces correctifs, vous devez l’installer et le recompiler avec le correctif 0.21 pour obtenir tous les derniers correctifs logiciels.

    Vous pouvez afficher le fichier readme.txt pour le patch 0.21. Téléchargez le correctif à partir du lien approprié :

    • Quartus II version 9.0 software patch 0.21 pour PC
    • Quartus II version 9.0 software patch 0.21 pour Linux

    Si vous avez téléchargé et installé le correctif 0.21, que votre conception utilise plusieurs blocs de RAM et que le type de RAM d’au moins une de ces mémoires est AUTO, vous devez également télécharger et installer le correctif 0.33 du logiciel Quartus II.

    Vous pouvez afficher le fichier readme.txt pour le patch 0.33. Téléchargez le correctif à partir du lien approprié :

    • Quartus II version 9.0 software patch 0.33 pour PC
    • Quartus II version 9.0 software patch 0.33 pour Linux

    Le logiciel Quartus II 9.0 patch 0.21 résout les problèmes suivants :

    • La version 9.0 autorise l’utilisation de deux ports de RAM M144K à double horloge, qui ne sont pas prises en charge dans les appareils Stratix IV GX ES. Pour plus de détails sur ce problème, reportez-vous aux errata Stratix IV GX (PDF). Les blocs de RAM M144K en mode double horloge à deux ports peuvent ne pas fonctionner correctement, ce qui affecte des applications telles que les mémoires DCFIFO, où les données sont transférées entre deux domaines d’horloge distincts. Le correctif 0.21 désactive l’utilisation de modes double horloge à deux ports pour toutes les RAM M144K dans les périphériques ES GX Stratix IV.

    • Avec la version 9.0, les blocs RAM MLAB des périphériques ES GX Stratix IV peuvent ne pas fonctionner correctement lorsque la fonctionnalité de détection d’erreur CRC est activée. Les opérations de lecture et d’écriture dans les blocs RAM MLAB sont affectées par tous les paramètres du diviseur de détection d’erreur CRC. Le correctif 0.21 restreint l’utilisation de la mémoire MLAB avec la fonction de détection d’erreur CRC dans les périphériques IV GX ES Stratix. Pour plus d’informations sur ce problème, reportez-vous aux errata Stratix IV GX (PDF).

    • Si votre conception utilise des entrées différentielles avec terminaison parallèle sur puce (OCT) dans la version 9.0, l’OCT parallèle n’est pas activée pour la broche n des paires différentielles pendant la compilation. Le correctif 0.21 corrige ce problème.

    • Si votre conception utilise des blocs DSP avec la fonction de chainout, l’assembleur de la version 9.0 définit à la fois le registre chainout et le deuxième adder pour utiliser la même horloge et les mêmes signaux clairs. La conception échoue sur la carte si le chaînage et le deuxième registre d’additionneur utilisent des horloges différentes dans la conception. Le correctif 0.21 corrige ce problème.

    • Le patch 0.21 supprime la restriction et l’erreur Fitter dans la version 9.0 selon laquelle vous ne pouvez pas utiliser VCCA réglé sur 2,5 V lorsque l’horloge de référence est supérieure à 637,5 MHz pour les interfaces haut débit. Le logiciel Quartus II version 9.0 génère le message d’erreur suivant dans cette situation :
      Erreur : L’élément CMU <nom> a un paramètre VCCA illégal de 2,5 V, ce qui n’est pas une valeur légale.

    • Pour les conceptions ciblant des périphériques Stratix IV GT dans la version 9.0, la récupération de données d’horloge (CDR) dans l’émetteur-récepteur ne se verrouille pas en mode automatique, ce qui entraîne le blocage du signal rx_freqlocked au niveau logique 0. Le correctif 0.21 corrige ce problème.

    Le logiciel Quartus II 9.0 patch 0.33 résout le problème suivant :

    • Si vous avez téléchargé et installé le correctif 0.21 et que votre conception utilise plusieurs RAM à double horloge et que le type de RAM d’au moins une est défini sur AUTO, votre compilation peut ne pas se terminer ou vous pouvez voir une erreur interne pendant la compilation. Le correctif logiciel 0.33 Quartus II corrige ce problème.
    Résolution

    Ces problèmes seront également corrigés dans une future version du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® II GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.