ID de l'article: 000083938 Type de contenu: Dépannage Dernière révision: 02/03/2016

Pourquoi mon Intel® Arria® 10 fPLL produit-il une fréquence d’horloge incorrecte ou des horloges mal alignées ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 15.0 de Quartus® II, un fPLL Intel® Arria® 10 peut produire des fréquences d’horloge incorrectes ou des horloges incorrectes dans ces circonstances :

    Cas 1 : La fréquence d’horloge de sortie peut être incorrecte après une reconfiguration dynamique entre les modes de nombres entiers et de fractions.

    Cas 2 : si le fPLL en mode cœur possède plusieurs sorties, les horloges de sortie peuvent ne pas être en phase.

     

     

    Résolution

    Ce problème est résolu dans les versions 15.1.2 et ultérieures du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 4 produits

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 GX
    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.