ID de l'article: 000083667 Type de contenu: Messages d'erreur Dernière révision: 30/09/2014

Erreur : le paramètre « output_clock_frequency » du compteur de sortie PLL est défini sur une valeur illégale de «<clock frequency="">« sur nœud »<altlvds instance="" name="">pll_fclk~PLL_OUTPUT_COUNTER »</altlvds></clock>

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez obtenir cette erreur lors de la sélection des valeurs de transfert de phase pour le qu’est l’alignement de phase du « rx_in » concernant le paramètre « rx_inclock » dans le ALTLVDS_RX mégafunction.  L’erreur se produit lors de la sélection d’une valeur de transfert de phase illégale.

    En raison d’un bogue dans la ALTLVDS_RX megafunction, certaines valeurs de changement de phase illégales apparaîtront dans la liste déroulante megafunction.

    Résolution

    Vous devez sélectionner une valeur juridique de changement de phase dans le mégafunction, ou spécifier la valeur de changement de phase souhaitée dans le fichier de variation mégafunction.

    Reportez-vous à la solution connexe ci-dessous pour plus de détails sur la façon de calculer les valeurs de changement de phase juridique pour ce paramètre. 

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.