ID de l'article: 000083449 Type de contenu: Dépannage Dernière révision: 29/08/2014

Une horloge globale (GCLK) peut-elle être utilisée comme source d’horloge d’entrée d’une interface ALTLVDS_RX non DPA, dans Stratix V, Arria V ou Cyclone V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Non, une horloge globale (GCLK) ne peut pas être utilisée comme source d’horloge d’entrée d’une interface ALTLVDS_RX non DPA dans Stratix® V, Arria® V ou Cyclone® Appareils V. Cependant, en raison d’un problème connu dans le Quartus® Version 13.0 du logiciel II, aucune erreur ni message d’avertissement n’est généré si cela est mis en œuvre.

     

     

    Résolution Ce problème est résolu dans la version 13.0 SP1 du logiciel Quartus II. Un message d’erreur valide est généré si une horloge globale (GCLK) est utilisée comme source d’horloge d’entrée d’une interface ALTLVDS_RX non DPA.

    Produits associés

    Cet article concerne 16 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA et FPGA SoC Arria® V
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.