Problème critique
En raison d’un problème dans la version 18.0 du logiciel Intel® Quartus® Prime et versions antérieures, l’affirmation du signal reset_n sur le Intel FPGA IP Interlaken (2e génération) ne réinitialisera pas les émetteurs-récepteurs contenus dans le cœur.
Pour contourner ce problème, connectez manuellement le signal reset_n dans le module de ilk_uflex_ext de texte transparent contenu dans le cœur IP, comme indiqué ci-dessous :
Code d’origine :
uflex_ilk_hard_pcs_xcvr (nº)
. NUM_LANES (NUM_LANES),
...
)C2_XCVR (
réinitialiser le contrôleur
.mm_clk (mm_clk), //75-125 MHz
.reset_n
...
Code de contournement :
...
) C2_xcvr (
réinitialiser le contrôleur
.mm_clk (mm_clk), //75-125 MHz
.reset_n (reset_n),
...
Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime.