Le circuit de phase-shift DQS utilise une DLL pour contrôler dynamiquement le retard d’horloge nécessaire aux broches DQS/CQ/CQn/QK#.
À son tour, la DLL utilise une référence de fréquence pour générer dynamiquement des signaux de contrôle pour les chaînes de retard dans chaque broche DQS/CQ/CQn/QK#, ce qui lui permet de compenser les variations de processus, de tension et de température (PVT).
Le circuit de phase-shift DQS peut toujours être utilisé pour assurer un transfert de phase efficace des interfaces mémoire fonctionnant à des fréquences inférieures à la fréquence d’entrée minimale de la DLL 200 MHz.
Suivez ces directives :
1) Pour une fréquence d’interface comprise entre 100 MHz et 199 MHz, la fréquence d’horloge qui alimente la DLL doit être doublée pour atteindre un changement de phase effectif de 45°
2) Pour une fréquence d’interface comprise entre 50 MHz et 99 MHz, la fréquence d’horloge qui alimente la DLL doit être multipliée par quatre pour atteindre un transfert de phase effectif de 22,5 °.
Pour maximiser le transfert de phase efficace, une autre solution de contournement consiste à utiliser la fréquence la plus proche au-dessus de la fréquence d’entrée minimale de la DLL pour piloter la DLL.
Vous devriez voir les résultats suivants :
1) Pour une fréquence d’interface comprise entre 100 MHz et 199 MHz, vous bénéficierez d’un changement de phase plus proche de 90° ou de plus de 45 °.
2) Pour une fréquence d’interface comprise entre 50 MHz et 99 MHz, vous bénéficierez d’un changement de phase plus proche de 45° ou de plus de 22,5°.
Pour l’analyse du timing, les paramètres DQS_PHASE_SHIFT de la ALTDQ_DQS2 IP doivent être fixés à la valeur effective effective du changement de phase.
Par exemple, si le paramètre de l’IP du ALTDQ_DQS2 DQS_PHASE_SETTING = 2 (paramètre par défaut à 90°), la fréquence de la mémoire de l’interface est de 178 MHz, et la DLL fonctionne à 205 MHz, puis 90 degrés de 205 MHz (1,22 ns) se traduit en fait par 78,14 degree de 178 MHz.
Ensuite, réglez DQS_PHASE_SHIFT = 7814 et vérifiez le numéro dans TimeQuest.
Ajoutez la cession suivante dans le fichier .qsf :
USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN de nom set_global_assignment activé
Cela s’applique lorsque vous ciblez Arria® V ou Cyclone® V dans Quartus® II version 13.0SP1 DP5 ou plus récente et lorsque vous ciblez Stratix V ou Arria V GZ dans la version 13.1 ou plus récente de Quartus II.
Sans cette affectation globale dans le fichier .qsf, l’analyse du timing ne sera pas précise.
