ID de l'article: 000083427 Type de contenu: Dépannage Dernière révision: 03/09/2013

Pourquoi phase entre-t-il toujours en hauteur après avoir revendiqué phasestep ?

Environnement

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Selon les fréquences de l’acolyseur (VCO) et du scanner contrôlé par la tension, le faible temps de phasel peut être supérieur ou inférieur à un cycle de numérisation. Si vous échantillonez le signal de phasel à l’aide de scanclk, vous pouvez manquer le faible pouls de phasel.

    Résolution

     

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.